Selon cnx-software, Efinix a récemment dévoilé la gamme de FPGA Titanium Edge, spécialement conçue pour répondre aux besoins des applications d’intelligence artificielle avancées et de vision industrielle tout en optimisant la consommation énergétique. Ces nouveaux modèles reposent sur l’architecture Titanium FPGA de la société, offrant ainsi une consommation d’énergie statique réduite, des E/S MIPI configurables à 2,5 Gbit/s, ainsi qu’une correction intégrée des erreurs liées aux perturbations singulières (SEU). De plus, des variantes System-in-Package (SiP) intègrent le flash SPI et l’HyperRAM pour des systèmes plus compacts.
39 000 à 123 000 éléments logiques : Efinix Ti125 et Ti125 SiP en tête de l’innovation FPGA
La première série de dispositifs de la famille Titanium Edge comprend les modèles Ti125, Ti40, Ti70 et Ti95, avec une gamme d’éléments logiques variant de près de 39 000 à 123 000. Ces FPGA conviennent à des applications variées telles que l’intelligence artificielle embarquée, la vision industrielle, la robotique et les systèmes médicaux. Comparativement au modèle haut de gamme Titanium Ti375 et à la série Topaz économique, ces nouveaux dispositifs affichent une consommation d’énergie statique qui est réduite d’environ 50 %, tout en utilisant l’architecture Quantum d’Efinix.
Performance remarquable : Ti125 SiP, jusqu’à 122 792 cellules logiques à faible consommation
Le Ti125 SiP se distingue par son intégration complète, visant à réduire l’empreinte PCB requise de 60 % par rapport aux solutions séparées. Ce modèle se compose du FPGA lui-même, d’une HyperRAM de 512 Mbits et d’un flash SPI intégré, permettant d’atteindre des performances optimales tout en minimisant l’espace nécessaire sur le circuit imprimé. Les spécifications incluent jusqu’à 122 792 éléments logiques, 288 blocs DSP et 5,9 Mbits de SRAM intégrée.
En ce qui concerne la mémoire et les E/S, le Ti125 SiP prend en charge jusqu’à 36 broches HVIO, 62 HSIO, et 84 HSIO2, avec une prise en charge de MIPI CSI/DSI à 2,5 Gbit/s et de DDR3L jusqu’à 1 333 Mbps. Cela permet une grande flexibilité pour les concepteurs de solutions matérielles.
Les autres modèles de la série, tels que le Ti95, Ti70 et Ti40, offrent respectivement entre 38 925 et 93 200 éléments logiques pour répondre à diverses exigences de performance. Le Ti95 est déjà disponible en échantillon, tandis que le Ti70 et le Ti40 sont prévus pour le quatrième trimestre de 2026. La société prévoit également une variante Ti70 SiP intégrant HyperRAM 256 Mbits et le flash SPI pour une réduction encore plus importante de l’encombrement PCB.
Pour ce qui est du support logiciel, la famille Titanium Edge est prise en charge par l’IDE Efinity. La version actuelle (v2026.1) a introduit un support spécifique pour les modèles Ti125 et Ti95, fournissant un flux de conception de la définition RTL jusqu’au bitstream. Les améliorations comprennent des performances MIPI optimisées, une consommation réduite pour les interfaces HSIO2, ainsi que des temps de compilation accélérés.
À noter également l’inclusion dans cette famille d’un moteur matériel dédié à la détection et correction des SEU, assurant ainsi la protection des configurations FPGA contre les erreurs causées par les radiations, rendant ces dispositifs adaptés aux environnements difficiles.
Actuellement, les modèles Ti125 et Ti95 sont en phase d’échantillonnage, tandis que l’échantillonnage du Ti125 SiP est prévu pour août 2026. Des versions sécurisées pour les deux appareils sont anticipées pour le quatrième trimestre de la même année. Les tarifs de ces dispositifs restent encore non divulgués, mais des informations supplémentaires seront disponibles sur la page produit ainsi que sur le communiqué de presse.